daoshuailin 55f091b222 修正bit中的RECV_BIT_OUT_DATA_FLAG_DDR_ADDR初始化

2025-06-14 18:35:15 +08:00

..

MicroLib

task recv_bit部分合入，编译通过

2025-03-30 10:31:17 -07:00

Receiver_bit

修正bit中的RECV_BIT_OUT_DATA_FLAG_DDR_ADDR初始化

2025-06-14 18:35:15 +08:00

Receiver_symb

修改Recv_symb的数据缩放

2025-06-09 18:41:43 -07:00

Receiver_sync

245P76采样率下，同步后取数点提前7个点

2025-06-08 19:02:32 -07:00

Receiver_sync_first

sync_first修改合入

2025-06-10 07:35:50 -07:00

TestTask

添加Recv 245.76M数据抽取，抽取耗时约150us

2025-06-03 10:21:20 -07:00

Transform_func

注释所有初始化阶段的LOG输出，避免异常情况

2025-05-26 10:18:06 -07:00

Transmitter

245.76采样率，TX RX合并的工程，Platform采用25_06_05 23:00方案

2025-06-05 08:35:11 -07:00